ADC及びDAC部で全層共通の分離となるように調整し、プレーン間のクロスカップリングの影響が極力小さくなるように設計。 GNDの分離については色々な見解があるようですが、電源ノイズの増加などのデメリットを考え一点でショートさせる処理を行いました。

また、半田ショートできる箇所も数か所設置。回路密度や仕様にもよるのかと思いますが、どの手法が最適かは常に迷うところ。 キレイに分離した後にそれらを全て埋める処理をしたりするのもポイントです。

 

  • 基板層数:12層
  • 基板サイズ:242×204mm
  • VIA:貫通
  • 部品点数:1,100点
  • 部品ピン数:5,000ピン
  • 実装:両面
  • 設計期間:約1weeks